注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

小可尼の博客

Linux后端的技术窝窝

 
 
 

日志

 
 

请问编写makefile时,gcc -o $@ $^,这个语句时什么意思啊?  

2014-02-14 15:35:03|  分类: Makefile的编写 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |

出处:

http://zhidao.baidu.com/link?url=hLi-X2MFegcy110iSGw32GSOA3ILidE8VwcBbxYWHRqOIMY0W7nD2meUbMZHrvAHRenpWRU68v6r7ULas-5JSa

$@表示目标,$^表示依赖列表

target:dependency1 dependency2

    gcc -o $@ $^

$@ 就是target
$^ 就是dependency1 dependency2

追问
可是gcc -o后面不是生成的文件名称吗?为什么是target和dependency?
回答
target就是生成的文件名称啊,这里只是个例子啊,你可以把target改成myprogram,helloworld什么的。
比如说:
myprogram: myprogram.c
gcc -o $@ $^ #这一句相当于 gcc -o myprogram myprogram.c
  评论这张
 
阅读(103)| 评论(0)
推荐 转载

历史上的今天

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2018